事件：据外媒报道，台积电从荷兰ASML(阿斯麦)购买的EUV极紫外光刻机，暗藏了一个致命的后门，可以在必要的时候执行远程自毁。目前尚不清楚自毁是否真的存在，以及具体是如何工作的，ASML、台积电也均未公开回应。

采用构造法设计集成芯片是符合我国国情和当前产业现状的一条现实发展道路。从中短期来看，中国集成电路产业无法在短时间内破解EUV光刻机瓶颈，实现7nm以下自主制造工艺难度很大。

芯片性能提升的三条路径：尺寸微缩、新器材新材料、集成芯片

芯片性能提升的第一条路径是通过将晶体管的尺寸不断微缩实现集成密度和性能的指数式提升。物理极限空间有限。

第一条路径是通过将晶体管的尺寸不断微缩实现集成密度和性能的指数式提升，也被称为遵循“摩尔定律”的发展路径。1965年戈登·摩尔指出，集成电路的晶体管数目大约每18-24个月增加一倍。摩尔定律、登纳德缩放定律、以及同时期的体系架构创新，包括指令级并行、多核架构等，共同推动了芯片性能随工艺尺寸微缩的指数式提升。

随着集成电路工艺进入5nm以下，尺寸微缩接近物理极限，单纯依靠缩小晶体管尺寸提高芯片性能的空间变小，同时带来了成本与复杂度的快速提高。在“后摩尔时代”中，芯片的功耗、性能和面积随工艺制程的进步而带来的收益越来越小，同时芯片设计和制造面临的成本上升问题却变得更加严峻。除此之外，芯片散热能力、传输带宽、制造良率等多种因素共同影响，形成了芯片功耗墙、存储墙、面积墙等瓶颈，限制了单颗芯片的性能提升。

芯片性能提升的第二条路径是通过发展新原理器件，研发新材料，实现单个晶体管器件的性能提升。

随着铁电存储器FeRAM、阻变存储器RRAM、磁存储器MRAM、相变存储器PCM、铁电晶体管FeFET等多种新原理器件的发展，结合宽禁带半导体、二维材料、碳纳米管等新材料的研究，探索超越传统CMOS器件性能/能效的新型器件和突破冯诺依曼架构的新型计算范式成为一个重要的研究领域。然而，新原理器件是面向未来的芯片性能提升发展路径，从科学研究到实际应用的周期通常较长，难以在短时间内解决当前高性能集成电路芯片受限的挑战。

随着技术体系和产业生态逐渐构建，集成芯片将发展为芯片性能提升的第三条主路径。芯片的性能主要取决于芯片集成的晶体管规模，而晶体管规模又取决于芯片制造面积。集成芯片路径能够有效突破芯片制造的面积墙瓶颈。芯片的“面积墙”，是指单颗芯片的制造面积受限于光刻机可处理的极限尺寸和良率。一方面，最先进的高性能芯片（如NVIDIAH100GPU等）面积正在接近光刻面积极限。同时，单芯片良率随面积增长快速下降，在高成本的先进工艺下，该问题更加具有挑战性。集成芯片能够通过多颗芯粒与基板的2.5D/3D集成，突破单芯片光刻面积的限制和成品率随面积下降的问题，成为进一步提升芯片性能的可行路径。另外一方面，集成芯片技术是一条不单纯依赖尺寸微缩路线提升芯片性能的重要途径，在短期内难以突破自主EUV光刻机和先进节点制造工艺的情况下，可以提供一条利用自主低世代集成电路工艺实现跨越1-2个工艺节点的高端芯片性能的技术路线。

集成芯片这一第三条路径与尺寸微缩、新原理器件的前两条路径并不互斥。三条路径分别从不同的维度提升芯片性能，并能够相辅相成。集成芯片能够根据应用的性能、功耗、成本等需求进行合理的功能划分，最优化各个芯粒的工艺节点。尺寸微缩路径为集成芯片中单个芯粒的性能提升和芯粒间互连带宽的提升提供了一个重要的设计维度；在制造工艺较为成熟之后，基于新原理器件的特定功能芯粒也可以引入到集成芯片中，为进一步的性能和功能提升提供发展驱动力。

随着TSV、铜-铜混合键合等工艺的成熟，3D集成芯片成为了高性能处理器领域新的发展趋势。美国AMD和Intel公司均基于3D集成芯片技术，设计了面向超算的高性能超算处理器芯片。上述产品将将6-8种，超过20个芯粒的芯粒集成在一个系统中，最终实现了更大规模（千亿以上规模数量级晶体管）、更复杂的集成。在2.5D集成上，基于重分布层（Re-DistributionLayer）的扇出工艺（FanOut）可以实现更大规模的芯粒集成，美国Tesla公司基于FanOut工艺开发面向人工智能的训练处理器集成芯片DOJO，RDL基板的总面积达到20000mm2，包含25个D1多核处理器芯粒和光电融合的通信芯粒。

据SEMI数据，一方面，到2024年，全球芯片产能将增长6.4%，且中国将引领世界半导体生产量的增长；另一方面，全球前端的300mm晶圆厂的设备支出将于2024年恢复增长。Chiplet适配AI时代的发展需求，通过“解构—重构—复用”来大幅降低芯片的设计与制造成本，并实现异构重组。目前，Chiplet主要通过MCM、InFO、CoWoS、EMIB等多项封装技术实现，这些先进封装技术横跨2D至3D等多个级别。展望未来，随着Chiplet互连标准(UCle)联盟的逐步完善，Chiplet版图将持续深化，前景可期。

CHIPLET是一种先进的半导体封装技术，它通过将分割成小芯片CHIPLETS的功能模块集成在一起，以实现整体的集成电路功能，以下是关于CHIPLET概念的一些详细解释，模块化设计，CHIPLET允许设计师将复杂的集成电路拆分成更小更具管理性的单元，这些单元可以是具有特定功能的IPintellectualproperty模块，提升集成度和互联速度，与传统单一大规模集成电路相比，triplet技术可以提升芯片产品的集成密度和互联速度，降低成本，由于triplet可以利用现有的模块化设计，因此可以降低设计和生产成本，尤其适用于生产数量不是非常大的复杂产品线，灵活搭配CHIPLET模式优化了功能搭配的灵活性，使得不同功能的CHIPLETS可以根据需要进行组合，从而实现定制化的产品解决方案，缩短上市时间，由于可以对芯片的不同IP单元进行选择性迭代，CHIPIT模式大幅缩短了产品从设计到上市的周期，推动IP重用CHIPLET技术，实现了硅片级别的IP重用，这对于IP提供商来说是一个重要优势，因为他开启了IP的新型复用模式，并使IP公司受到更多，促进生态发展，随着更多的玩家进入市场和技术的成熟，triplet的成本有望进一步下降，这将推动整个CHIPLET生态系统的发展，CHIPLET技术以及设计灵活性成本效益和快速市场响应等优势，正在逐渐成为高性能，计算和大型集成电路领域的关键技术之一。

与单片系统级芯片(SoC)相比，集成芯片拥有三大优势。

第一、集成芯片的良率较单块芯片有所提高。当晶圆上芯片的尺寸较大时，晶圆良率就会受到限制，而缩小芯片尺寸可提高晶圆良率，从而降低制造成本。鉴于此，按照功能对芯片进行拆分，并将其作为系统级封装而非系统级芯片中的单个芯片，有助于提高成本效益。

第二、集成芯片异构集成简化开发流程，更具经济性。存储器、数字逻辑、模拟、射频、硅光等芯片的最佳适配工艺不同，工艺尺寸缩小的速度也存在差异。对于单个芯片而言，如需升级芯片功能或采用最新技术，则需重新开发整个芯片。如果采用集成芯片，则只需对具有相关功能的芯片进行升级或使用最新技术对其进行开发，进行异构集成，缩短开发周期，提高工艺效率，降低成本。例如，可以针对一些分割芯片采用现有的20纳米（nm）技术，同时针对其他芯片采用最新的10纳米以下技术。

第三个优势是芯粒复用促进产业技术开发集中化。由于集成芯片按照功能进行划分，因而无需针对每个功能来开发相应的芯片，只需开发用于核心技术的芯片，而其他芯片则可以通过购买或外包获取，这样企业就可以专注于开发自己的核心技术，聚合IP功能，实现芯粒复用。

面向AI领域的Simba[27]系统以被灵活拓展，形成适用于各个场景的产品，也有学者提出了能搜索针对单个应用和多个特定应用的芯粒组合框架。

采用构造法设计集成芯片是符合我国国情和当前产业现状的一条现实发展道路。从中短期来看，中国集成电路产业无法在短时间内破解EUV光刻机瓶颈，实现7nm以下自主制造工艺难度很大。

我国的产业优势在于庞大的市场规模，集成芯片技术可以基本满足我国的中短期需求，并利用大规模的市场需求来刺激技术进步，同时带动其它路径发展。市场规模庞大带来的另外一个特点是应用需求的种类多、碎片化，传统的芯片设计制造成本高，无法满足种类繁多的应用需求。而集成芯片可以利用其模块化的芯粒复用技术，大幅降低成本，从而满足更多行业的芯片需求。同时，从整个集成电路的产业链来看，我国在封装测试环节占据一定的比例，具有一定的产业优势。对我国而言，依托庞大的市场需求和领先的先进封装产业，以集成为主的构造法方案可基于国内现有产业链实现高性能芯片，技术上可行且能解决当下的市场需求。自上而下的构造法是一条由系统和应用主导产业发展的集成芯片发展新路径，符合我国国情和当前产业特点。

集成芯片已有丰富的应用场景：

按照使用场景划分，当前Chiplet架构主要应用于服务器处理器芯片、人工智能加速芯片、通信芯片、移动与桌面处理器芯片、晶圆级处理器芯片。

集成芯片与碎片化的物端计算系统：将集成芯片的发展放在更大的计算机系统发展进程来看，集成芯片发展大有可为。目前计算机系统发展已经经历了三次浪潮。物端计算系统具有广阔的空间，下一次计算机系统浪潮将在应用于物联网的物端计算系统爆发已成为业界共识（张磊、孙凝晖、徐志伟，2021）。

集成芯片技术为解决昆虫纲悖论提供了一条新思路。除了具有核心优势的专用“芯粒”外，集成芯片设计厂商可以选择第三方的“芯粒”预制件形式提供的IP，通过半导体异构集成工艺将芯粒在一个封装体内相连接。上述方案能够降低芯片设计难度，提升灵活性和效率，适应各种碎片化应用场景。商业上，上述方案仅对芯粒预制件的出货量提出需求，如CPU，蓝牙/Wifi模组等核心模块，可以大大降低商业成本。集成芯片为碎片化的万物智能、万物互连的人机物三元融合时代提供一种新的设计范式。

（1）芯碁微装，国内微纳直写光刻设备的龙头公司，从PCB向IC载板、平板显示、先进封装等领域拓展；

（2）迈为股份，公司在先进封装领域积极开拓，与长电科技、三安光电先后签订了半导体晶圆激光开槽设备的供货协议（公司2021年12月2日微信公众号推送）；

（3）奥特维，公司作为光伏串焊机龙头，积极研发金铜线键合机、倒装芯片键合机、装片机等半导体设备；

（4）国内在TCB键合以及混合键合有相关布局的拓荆科技、微见智能（未上市）、华卓精科（拟上市）、华封科技（未上市）、艾科瑞思（未上市）；

（5）新益昌，公司为国内LED固晶机领先企业，积极向先进封装等半导体领域拓展此外。可中微公司、北方华创、华海清科、盛美上海、光力科技、帝尔激光、德龙激光、华峰测控、长川科技、凯格精机等标的。

集成芯片产业发展重点：

1.基板：芯粒集成是集成芯片的关键。基板被广泛用于芯粒在水平方向的集成。在集成芯片中，芯粒间的集成分为水平方向的集成与垂直方向的集成。在水平方向，通过基板（PackageSubstrate）实现芯粒间水平集成是主要方式之一，在垂直方向，芯粒间的集成通过TSV（ThroughSiliconVia，硅通孔）和μBumps等方式实现。常用的基板包括硅基板和有机基板等。

用于芯粒间水平方向集成的基板分为有机基板和硅基板。两者的差别在于互连线的密度以及由此形成的成本差异。

（1）有机基板互连线损耗小，有利于信号的高速长距离传输，但互连线的密度相对较低，相对的，成本较低。

（2）硅基板中互连线的密度比有机基板高，当一个HBM接口需要上千个IO来提供数百GB/s的内存带宽时，硅基板能提供远超有机基板的封装能力，这时候需要采用硅基板进行芯粒间的集成。TSMC的CoWoS工艺和Xilinx的新一代Virtex系列FPGA产品就是基于硅基板进行芯粒间集，硅基板工艺的缺点是成本较高。

（3）采用有机基板和硅基板混合的集成技术可以在保持互连密度和性能的同时，降低了整体制造成本。Intel在其EMIB封装工艺中采用这种混合结构。在EMIB封装中，有机基板上埋嵌硅基板实现高密度的互连，剩余信号的互连则通过有机基板实现，这种工艺避免整个互连基板采用成本较高的硅基板工艺。

2.先进封装：通富微电、长电科技。

集成芯片芯粒间的封装技术已由2DMCM封装发展到了3D—bumpless先进封装，在芯粒的封装技术中，通过基板、转接板、TSV、bump、RDL（RedistributionLayer，再分布层）等技术的组合应用实现高性能和低成本是集成芯片封装的关键。

3）芯粒间的高速接口电路与接口协议。

芯粒互连需要解决的核心问题是建立一个健全且一致的标准框架，这样的框架对产业链上游的芯片设计至关重要，只有基于统一的标准，芯片设计师才能开发出符合市场要求的产品，这些标准也为下游消费者提供了根据特定需求选择合适芯片的基础，确保整个产业链的无缝对接。

现有面向芯粒的接口协议主要分为两类：物理层接口协议和完整的协议栈。大多数物理层接口协议或标准主要引脚定义、电气特性、bumpmap等基础特性，可以保证数据比特流的点对点传输。在此基础上，协议栈对路由方式、数据结构、可靠传输机制、一致性、流量控制等做了更详细的规定，一般可以建立端到端的可靠数据传输。

4）EDA工具：华大九天。集成芯片对自动化设计方法的EDA工具的新需求。

参考资料：

20240521-海通证券-Chiplet引领产业新范式，集成电路从设计、制造到封测的全产业链将萌发变革

20240227-广发证券-先进制程持续发力

20240119-开源证券-先进封装助力产业升级，国产供应链迎发展机遇

投资顾问：王德慧（登记编号：A0740621120003），本报告中的信息或意见不构成交易品种的买卖指令或买卖出价，投资者应自主进行投资决策，据此做出的任何投资决策与本公司或作者无关，自行承担风险，本公司和作者不因此承担任何法律责任。